O efeito de diferentes temperaturas no crescimento do revestimento CVD SiC - VET

O efeito de diferentes temperaturas no crescimento do revestimento CVD SiC

Qual é o revestimento SIC?

O revestimento CVD SiC refere-se ao carboneto de silício produzido por deposição química de vapor, um processo de vácuo para materiais de alta pureza. Ele oferece excelentes propriedades térmicas, elétricas e químicas, tornando-o ideal para aplicações de semicondutores como gravação, MOCVD, Si epitaxial, SiC epitaxial e equipamentos de processamento térmico rápido. Este método garante alta uniformidade, pureza e controle de processo.

 

A temperatura da superfície do substrato de grafite impacta significativamente o processo de revestimento CVD-SiC. Em altas temperaturas, os gases intermediários são dessorvidos e descarregados, deixando C e Si para formar revestimentos de SiC em fase sólida. Para estudar como a temperatura de deposição afeta a morfologia microscópica e a densidade do revestimento, experimentos foram conduzidos a 900°C, 1000°C, 1100°C, 1200°C e 1300°C. Os resultados são mostrados na Tabela 3 e na Figura 2.

 

 

 

Quando a temperatura de deposição é de 900°C, todo o SiC cresce em formas de fibra. Pode-se observar que o diâmetro de uma única fibra é de cerca de 3,5 μm e sua proporção de aspecto é de cerca de 3 (<10). Além disso, é composto por inúmeras partículas de nano-SiC, portanto pertence a uma estrutura policristalina de SiC, que é diferente dos tradicionais nanofios de SiC e bigodes de SiC monocristalinos. Este SiC fibroso é um defeito estrutural causado por parâmetros de processo irracionais. Pode-se observar que a estrutura deste revestimento de SiC é relativamente solta, e há um grande número de poros entre o SiC fibroso, e a densidade é muito baixa. Portanto, esta temperatura não é adequada para a preparação de revestimentos densos de SiC. Normalmente, os defeitos estruturais fibrosos do SiC são causados ​​por temperatura de deposição muito baixa. Em baixas temperaturas, as pequenas moléculas adsorvidas na superfície do substrato apresentam baixa energia e baixa capacidade de migração. Portanto, moléculas pequenas tendem a migrar e crescer até a energia livre superficial mais baixa dos grãos de SiC (como a ponta do grão). O crescimento direcional contínuo eventualmente forma defeitos estruturais fibrosos de SiC.

Preparação do revestimento CVD SiC:

 

Primeiro, o substrato de grafite é colocado em um forno a vácuo de alta temperatura e mantido a 1500°C por 1h em atmosfera de Ar para remoção de cinzas. Em seguida, o bloco de grafite é cortado em um bloco de 15x15x5mm, e a superfície do bloco de grafite é polida com lixa de malha 1200 para eliminar os poros superficiais que afetam a deposição de SiC. O bloco de grafite tratado é lavado com etanol anidro e água destilada e depois colocado em estufa a 100 ℃ para secagem. Finalmente, o substrato de grafite é colocado na zona de temperatura principal do forno tubular para deposição de SiC. O diagrama esquemático do sistema de deposição química de vapor é mostrado na Figura 1.

O revestimento CVD SiC foi examinado por microscopia eletrônica de varredura para analisar seu tamanho e densidade de partícula. A taxa de deposição foi calculada usando a fórmula:
VSiC = (m₂ – m₁) / (S × t) × 100%
onde VSiC é a taxa de deposição, m₂ é a massa da amostra revestida (mg), m₁ é a massa do substrato (mg), S é a área superficial do substrato (mm²) e t é o tempo de deposição (h).

O processo CVD-SiC envolve a decomposição térmica do MTS em altas temperaturas, gerando pequenas moléculas fonte de carbono (como CH₃, C₂H₂ e C₂H₄) e moléculas fonte de silício (como SiCl₂ e SiCl₃). Essas moléculas são transportadas para a superfície do substrato de grafite por gases transportadores e diluentes, onde são adsorvidas e reagem para formar gotículas que gradualmente crescem e coalescem. A reação também produz subprodutos como o gás HCl.

A 1000 °C, a densidade do revestimento de SiC melhora significativamente. O revestimento consiste principalmente em grãos de SiC com cerca de 4 μm de tamanho, mas alguns defeitos fibrosos de SiC indicam crescimento direcional e densificação insuficiente.
A 1100°C, o revestimento torna-se muito denso, sem defeitos fibrosos. É composto de partículas de SiC em forma de gotículas (5–10 μm de diâmetro) compostas por numerosos grãos de SiC em nanoescala. Sob controle de transferência de massa, as moléculas adsorvidas têm energia e tempo suficientes para nuclear e formar gotículas esféricas, que se combinam firmemente em um revestimento denso.
A 1200°C, o revestimento permanece denso, mas a morfologia torna-se multi-estrias e a superfície mais áspera.
A 1300 °C, a nucleação em fase gasosa ocorre devido à rápida decomposição do MTS. O SiC nuclea antes de atingir o substrato, formando partículas esféricas regulares (~3 μm) que se depositam livremente, resultando em um revestimento de baixa densidade. Esta temperatura é inadequada para revestimento denso de SiC.

Em resumo, 1100 °C é a temperatura de deposição ideal para preparar revestimentos densos de CVD-SiC.

 

 

A Figura 3 mostra a taxa de deposição de revestimentos CVD SiC em diferentes temperaturas de deposição. À medida que a temperatura de deposição aumenta, a taxa de deposição do revestimento de SiC diminui gradualmente. A taxa de deposição a 900°C é de 0,352 mg·h-1/mm2, e o crescimento direcional das fibras leva à taxa de deposição mais rápida. A taxa de deposição do revestimento com maior densidade é de 0,179 mg·h-1/mm2. Devido à deposição de algumas partículas de SiC, a taxa de deposição a 1300°C é a mais baixa, apenas 0,027 mg·h-1/mm2.   Conclusão: A melhor temperatura de deposição de CVD é 1100°C. A baixa temperatura promove o crescimento direcional do SiC, enquanto a alta temperatura faz com que o SiC produza deposição de vapor e resulte em revestimento esparso. Com o aumento da temperatura de deposição, a taxa de deposição de Revestimento CVD SiC diminui gradualmente.

Compartilhar:

Mais postagens

Precision Grasp: Como os mandris a vácuo de última geração garantem o rendimento na era do wafer de 8 polegadas

À medida que a indústria de semicondutores faz a transição para wafers ultrafinos de 8 polegadas, o manuseio de substrato físico enfrenta desafios críticos de rendimento. Descubra como os mandris a vácuo de alta precisão da Vetek Semiconductor aproveitam engenharia avançada, planicidade precisa e distribuição de vácuo otimizada para eliminar microarranhões, evitar empenamento do wafer e proteger a eficiência operacional da sua fábrica.

A missão de partículas zero: por que a pureza abaixo de 5 ppm é a base da epitaxia avançada

Em 2026, à medida que os semicondutores de banda larga alimentam tudo, desde servidores avançados de IA até inversores automotivos de 800 V, as margens de erro desapareceram completamente. Enquanto os projetistas de chips buscam maior eficiência, os engenheiros das fábricas enfrentam uma batalha diária contra um inimigo microscópico: contaminação e micropartículas dentro da câmara de processo. Durante a epitaxia em alta temperatura, o padrão dos consumíveis de grafite determina diretamente a densidade final do defeito do wafer.

Maximizando o ROI: a lógica financeira da mudança para revestimentos TaC

No cenário competitivo de semicondutores, o “preço inicial de compra” costuma ser uma métrica enganosa. Para fabricantes que escalam até Produção SiC/GaN de 8 polegadas , a verdadeira lucratividade é encontrada em Custo total de propriedade (TCO) .

No Semicondutores Vetek , defendemos Carboneto de tântalo (TaC) não apenas como uma atualização técnica, mas como uma decisão financeira estratégica para reduzir seu Custo por Wafer .

Envie-nos uma mensagem

Aguardamos seu contato conosco

Vamos bater um papo